Tối ưu khối AGC trong máy thu SDR sử dụng phương pháp tách biên độ đỉnh thiết kế trên nền tảng FPGA

Bài viết "Tối ưu khối AGC trong máy thu SDR sử dụng phương pháp tách biên độ đỉnh thiết kế trên nền tảng FPGA" đề xuất một thiết kế phần cứng khối tự động điều chỉnh hệ số khuếch đại AGC (Automatic Gain Control) cho máy thu SDR thực thi trên nền tảng phần cứng FPGA. Khối AGC của chúng tôi sử dụng phương pháp tách biên độ đỉnh để xác định mức tín hiệu tối ưu nhằm đơn giản hóa khối lượng tính toán, tiết kiệm tài nguyên và tương thích với nhiều dạng tín hiệu. Mời các bạn cùng tham khảo!

Từ khóa: Kỷ yếu Hội nghị Quốc gia, Kỷ yếu Hội nghị REV-ECIT2023, Tối ưu khối AGC, Máy thu SDR, Phương pháp tách biên độ đỉnh, Hệ thống đồng bộ timing